为 POE-bt 应用设计有源钳位正激变换器（下）
每月为您发送最具参考价值的行业文章
我们会保障您的隐私
简介
本文将继续探讨如何为 PoE-bt 应用设计有源钳位正激控制器。在本系列文章的上篇中，我们介绍了PoE 应用，以及正激变换器拓扑和有源钳位电路的基础知识。本文将侧重PoE-bt 应用的副边同步整流 MOSFET、副边尖峰吸收电路及其效率验证过程。
同步整流
正激电路的副边通常需要两个续流二极管，用于励磁电感和输出电感。在大电流输出下的续流过程中，这些二极管会导致相当大的损耗。因此，常用MOSFET 晶体管代替二极管以提高效率。正激变换器的原边主开关对应于励磁电感和输出电感的续流过程。因此，副边变压器的开关电压可以驱动副边同步整流 (SR) MOSFET。
续流 MOSFET 的栅源电压 (VGS) 由 SR MOSFET 的漏源电压 (VDS) 整流。 当励磁电感和输出电感电流都较低时，输出电压通过变压器导通整流MOSFET。 然后副边以强制连续导通模式 (FCCM) 工作，这导致了比传统二极管整流拓扑更高的空载损耗。
当输出电压较高时，三极管稳压电路会保护副边 MOSFET 的 VGS 不会过高（见图 1）。同时，对于连接到发射极的 MOSFET 栅极，其驱动电压跟随晶体管基极电压的任何变化。这样，晶体管的集电极端子就可以从变压器或输出电压中获取电力。
图1: 三极管稳压电路
MOSFET 晶体管驱动电路会导致额外的损耗。MOSFET晶体管驱动的钳位电压与输出电压之间的差值越大，驱动电路损耗就越大。也因此正激拓扑非常适合低电压和大电流应用。
副边峰值吸收电路
当副边整流MOSFET（QR）关断，且副边续流MOSFET（QF）开路时，可能存在变压器漏感。 而漏感会影响 QR 漏源电容 (CDS)，并在 VDS上叠加振铃。高振铃尖峰将影响正激变换器的效率。传统的 RC 吸收电路可以抑制 QR上的VDS振铃，但也会导致相对较大的功率损耗。
建议使用 RCD 吸收电路来降低功率损耗（见图 8）。当 QR 启动时，漏感能量可以通过二极管 (D) 存储在电容器 (C) 中。当 QR 关断时，电容器中储存的能量可以通过电阻器 (R) 转移到输出电容器和负载上。电容器容值越大，振铃幅度越小；同时，电阻器阻值越大，功率损耗和振铃幅度也越小。
图8: RCD吸收电路
图 9 显示出，添加肖特基二极管 (D) 后，振铃峰值下降了 20%。在这种情况下，电容器 (C) 可设置为 2.2nF，电阻器 (R) 可设置为 20kΩ。
图 9：添加肖特基二极管前后的振铃周期
效率验证
为了验证正激变换器的设计，我们比较了输出电压为 5V/3.3V时，在不同功率电平下的正激和反激拓扑。在有源钳位正激拓扑中，由于主开关启动和辅助开关启动之间有延迟时间，因此辅助开关可以实现零电压开关 (ZVS)。但要注意，ZVS 可能会因主开关而变得复杂。
辅助开关和整流MOSFET在开关之前是导通的。当辅助开关关断时，会发生以下情况：
- 流过主开关的电流下降
- 整流 MOSFET 的电压下降
- 续流 MOSFET 的电压下降
- DS电容下降
- 主开关的VDS开始下降
电感电流仍然可以流过整流 MOSFET 的体二极管，它将变压器两端的电压钳位在较低的幅度，并防止主开关的 VDS 进一步下降。当主MOSFET 导通时，其 VDS 几乎等于输入电压，这将导致启动损耗。
计算并分析输出为3.3V/50W时的功率损耗，可知辅助开关为零电压开关（ZVS），励磁电流较小，因此功耗较低。 主开关损耗主要包括部分启动损耗和导通损耗，变压器损耗包括磁损耗和铜损，副边整流MOSFET损耗包括开关损耗、导通损耗和振荡引起的二极管损耗，输出电感损耗则包括磁损耗和铜损。
图 10 显示了范例的效率曲线。随着输出功率的增加，由于 PoE 应用对散热管理的改善，在较高输出功率水平下，正激变换器的效率通常比反激变换器更佳。
图10: 效率曲线
结论
本文回顾了如何利用MOSFET 晶体管和 RCD 吸收电路提高有源钳位正激变换器的效率，同时验证了这些理论。总体而言，采用有源钳位正激变换器的PoE 解决方案能够提供更高的效率，并克服RCD 钳位电路的缺点，从而进一步优化PoE-bt 应用的功能。
_______________________
您感兴趣吗?点击这里，可直接联系我们获取最具价值的资源 - 每月为您推送!
技术论坛
Latest activity a year ago
9 回复
Latest activity a year ago
3 回复
Latest activity 4 months ago
6 回复
直接登录
创建新帐号