AN183 - 采用LLC 拓扑的隔离式栅极驱动器电源设计

简介

半桥原边 MOSFET 和半桥副边整流器是低功率应用的首选，因为它们需要的开关和二极管更少。LLC 变换器的设计中包含了变压器 (T₁)、励磁电感 (L_m)和漏感(L_l1, L_l2)。谐振电容(C_r) 与漏感形成了 LC 谐振回路。选择与谐振回路频率(f_r)差不多的开关频率(f_SW)可使谐振回路阻抗保持在大约0Ω。当 LLC 变换器的转换比等于变压器匝数比(T₁的1:N)时，LLC 变换器可作为直流变压器运行。根据经验，只要 L_m >10倍的 L_l1，该陈述就成立。当L_m 与 L_l1相当时，转换比超过变压器匝数比 (N) ，为 $$N(1+ \frac{L_{l1}}{L_M})$$

图 1 显示了这种LLC 拓扑方案。

图1: LLC拓扑方案

1. 采用 LLC 拓扑的 MPS 栅极驱动电源解决方案

本文介绍的LLC 变换器设计采用 MPQ18913 作为半桥变压器驱动器。MPQ18913具有高 f_SW 和宽输入电压 (V_IN) 范围，可实现系统设计的灵活性。图 2 显示了SiC 器件的栅极驱动器电源设计原理图。

图 2：SiC 器件的栅极驱动器电源设计原理图

如上图所示，齐纳二极管将输出电压 (V_OUT) 分为两个电源轨，可用于 IGBT 或 SiC 驱动器。

采用MPQ18913 实现 LLC 变换器时的组件选择和相关公式如表1所列。

表 1：LLC 变换器的设计公式和组件选择

参数	公式及描述	注
开关频率 (fsw)	$$f_{sw} = \begin{cases} 0.5\, \text{MHz} - 0.75\, \text{MHz}, & P_{out} < 6\,W \\ 0.75\, \text{MHz} - 2\, \text{MHz}, & P_{out} < 3\,W \\ 1.5\, \text{MHz} - 5\, \text{MHz}, & P_{out} < 2\,W \end{cases}$$ fSW 越高，变压器绕组交流电阻越大，这会限制输出功率。	MPQ18913 fSW = 5MHz
变压器放大电感 (Lm)	$$\text{L}_m \le \frac{\text{Dead Time}}{8 \times \text{Coss} \times f_{sw}} = \frac{25\,ns}{8 \times 0.15\,nF \times f_{sw}}$$ Lm 可保证原边开关的零电压开关 (ZVS)。	有关 T1设计的更多详细信息，请参阅变压器设计部分。
整流二极管 (D1 和 D3)	$$I_{PEAK}=\pi \times I_{OUT}$$ 采用肖特基二极管最大限度地减少开关损耗并实现 ZVS。	D1和D3的推荐值将在第3节中提供
输出电容 (C6 and C7)	$$C_6 = C_7 \geq \frac{Q_g}{V_{\text{RIPPLE}}}$$ 其中 Qg 是用电设备（例如 SiC 或 IGBT）的栅极充电器，VRIPPLE 是最大电压纹波。	如果 C6 和 C7 应 >22μF，则用MPQ18913A 代替 MPQ18913 进行设计。
频率设定电阻(R3)	$$R_3 = \frac{100k\Omega}{f_{sw} \text{(MHz)}}$$
谐振电容 (Cr)	$$C_r = \frac{1}{4 \times \pi^2 \times (2 \times L_{l1}) \times f_{sw}^2}$$	漏感 (Ll1) 在变压器设计之后确定。

2. 变压器设计

变压器的关键规格参数包括励磁电感、功耗、隔离电压 (V_ISOLATION) 额定值和耦合电容。建议采用两种类型的变压器，环形变压器和平面变压器。这两种电感都易于设计且耦合电容较低。

2.1. 磁芯选择

为了充分利用 MPQ18913 的高 f_SW，磁芯应该能够在高频下运行。芯材应具有较低的相对磁导率（在100 至 1000 之间）。 芯材选择示例：P9L（0.5MHz至1.5MHz，由Encore制造）、PC50（1MHz至2MHz，由TDK制造）和61 material（≥2MHz，由Fair-Rite制造）。

2.2. 环形变压器

请遵循以下指南来设置环形变压器：

1. 选择环形变压器匝数比。

在谐振频率 (f_r)下，LLC 变换器电压增益等于变压器匝数比 (N)，匝数比可通过公式 (7) 计算：

$$N=\frac{V_{OUT\_MIN}+2V_f+V_{RESISTIVE\_DROP}+V_{HEADROOM}}{V_{IN\_MIN}}$$

其中，V_F 是整流二极管（D1 和 D3）的压降，V_{RESISTIVE_DROP} 是原边 MOSFET和变压器绕组电阻间的压降，V_{OUT_MIN} 是 V_OUT的下限，V_{IN_MIN} 是最小 V_IN, V_HEADROOM 是由虚拟负载（例如 R1功耗或+20V_OUT和-4V_OUT之间连接的额外电阻负载）引起的V_OUT 压降。

注意，V_{RESISTIVE_DROP} 与负载电流 (I_LOAD)成正比，它对栅极驱动器电源的负载调整率非常关键。为优化负载调整率，建议采用最小匝数 (N) 以降低变压器绕组的电阻。

(2V_F + V_{RESISTIVE_DROP}) 可以通过公式 (8) 来估算：

$$2V_F+V_{RESISTIVE\_DROP}=(4N+4) \times I_{LOAD}$$

图 3 显示了一个环形变压器。

图3: 环形变压器

2. 选择窗口大小

请谨慎选择环形变压器的窗口大小以适应绕组。在给定匝数的条件下，漆包线的直径可以用公式（9）来计算：

$$D_{TOTAL}=D_{CONDUCTOR}+2 \times T_{INSULATION}$$

其中D_TOTAL 是绕组线直径，D_CONDUCTOR 是导体直径，T_INSULATION 是绝缘层的厚度。

D_CONDUCTOR 可以是 f_SW趋肤深度的四倍。 T_INSULATION与 V_ISOLATION 额定值相关。如果所需的V_ISOLATION 低于2kV，则选择击穿电压 (V_BREAK) 超过变压器 T_INSULATION 额定值的漆包线；如果所需的 V_ISOLATION 超过 2kV，则建议使用双层或三层绝缘线。如果匝数比 (N) 不等于 1，则在绕组的低压侧使用较厚的绝缘层。两侧的 V_BREAK 应等于 V_ISOLATION的两倍。

图 4 显示了环形磁芯的几何结构。

图4: 环形磁芯的几何结构

环形磁芯的内径 (B) 必须适合绕组。B可通过公式（10）计算：

$$N_1 \sin^{-1}\frac{D_1}{B-D_1}+N_2 \sin^{-1}\frac{D_2}{B-D_2}\lt\frac{2}{3}\pi$$

其中 N₁ 和 N₂ 是匝数，D₁ 和 D₂ 是线径。

3. 根据每平方匝电感 (A_L) 和磁芯损耗选择磁芯尺寸。

A_L 可通过公式(11)来计算：

$$L_m=N_1^2 \times A_L$$

其中 L_m 是变压器放大电感，可通过公式2来计算（见表1）。另外两个几何参数（A 和 C）可以根据 A_L进行选择。

最大磁通密度 (B_MAX) 可以确认磁芯损耗是否可接受。B_MAX 的计算公式（12）如下：

$$B_{MAX}=\frac{V_{IN\_MAX}}{4 \times f_{SW} \times N_1 \times (A-B) \times C}$$

我们需要考虑 f_SW 和 B_MAX处的磁芯损耗密度（由磁芯材料供应商提供）。为保证散热性能，磁芯损耗密度不应超过 150mW/cm³ 。如果应用要求密度超过 150mW/cm³，则需要选择有效面积更大或匝数更多的磁芯。

4. 选择变压器骨架。

变压器骨架的选择必须适合磁芯和绕组。变压器骨架尺寸和原边与副边引线之间的爬电距离非常重要。对于 3kV 隔离电压额定值来说，建议爬电距离 ≥3.5mm；对于 5kV 隔离电压额定值，建议爬电距离 ≥7mm。

变压器构建好之后，可短接副边的两个端子，在原边测量漏感，然后通过公式 6 计算出谐振电容（参见表 1）。

2.3 平面变压器

请遵循以下指南来设置平面变压器：

1. 选择平面变压器匝数比。

平面变压器匝数比的确定方法与环形变压器相同。请参照环形变压器部分的步骤 1 确定平面变压器的匝数比。

图 5 显示了一个具有ER 磁芯的平面变压器。

图5: 具有ER 磁芯的平面变压器

2. 选择窗口大小。

如果采用的是6层PCB布局，则利用中间层形成原边和副边，如下所示：

• 用线圈串联连接中间层1 和中间层2 ，以形成原边。
• 用线圈串联连接中间层3 和中间层4 ，以形成副边。

不要在顶层和底层连接线圈，以免因耐压击穿而遮蔽磁芯。

图 6 显示了ER 磁芯的几何结构。

图6: ER 磁芯的几何结构

窗口大小 (l₁ - C₁) 可通过公式 (13) 来计算：

$$\frac{l_1-C_1}{2}\ge \frac{N_X}{2} \times W_{TRACE}+(\frac{N_x}{2}-1) \times W_{CLEARANCE}+2 \times L_{INSULATION}$$

其中 N_X 是原边/副边的匝数，W_TRACE 是 PCB 走线宽度（1oz PCB 上，0.25负载走线宽度为10mil），W_CLEARANCE 是两个 PCB 走线之间的间隙（1oz PCB 通常要求 ≥4mil 的间隙），L_INSULATION 是 PCB 走线与磁芯之间的间隙。

L_INSULATION 可通过公式（14）来计算：

$$L_{INSULATION}=\frac{V_{ISOLATION}}{2 \times E_b}$$

其中 E_b 是预浸材料的介电强度。

原/副边之间各个方向的间隙都可通过公式（15）来计算：

$$T_{INSULATION}=\frac{V_{ISOLATION}}{E_b}$$

对于典型的 PCB 布局，介电强度应为 250V/mil。

3. 确定每平方匝电感 (A_L)。

最佳 A_L 可通过公式 11 或公式 2 来计算（参见表 1）。如果所选磁芯材料的磁导率较高，则需要有气隙来降低 A_L。图 7 显示了带气隙的 ER 磁芯。

图7: 带气隙的 ER 磁芯

4. 选择磁芯尺寸。

磁芯的内部高度（2H）应根据PCB总厚度来选择。然后再选择适合 PCB 和线圈的磁芯。

通过 B_MAX 可以确认磁芯损耗是否可以接受。 B_MAX 的计算公式（16）如下：

$$B_{MAX}= \frac {V_{IN\_MAX}}{8 \times f_{SW} \times N_1 \times A_e}$$

我们需要考虑 f_SW 和 B_MAX处的磁芯损耗密度（由磁芯材料供应商提供）。为保证散热性能，磁芯损耗密度不应超过 200mW/cm³ 。如果应用要求密度超过 200mW/cm³，则需要选择有效面积更大或匝数更多的磁芯。

变压器构建好之后，可短接副边的两个端子，在原边测量漏感，然后通过公式 6 计算出谐振电容（参见表 1）。

3. 选择整流二极管

二极管电容 (C_T) 和反向电流 (I_R) 是整流二极管的两个重要参数。这两个参数对负载调整率会产生负面影响。

C_T 是 LLC 谐振网络的一部分，它可以提高 LLC 变换器在轻载时的增益。建议采用较小的 C_T 以改善负载调整率。

I_R 会随着二极管温度的升高而增加。在重载条件下，二极管温度升高，I_R 会给 LLC 变换器增加额外的负载，从而增大负载调整率。

考虑到这些因素，建议整流二极管采用BAT165（40V，0.75A，AEC-Q101）或PMEG6010CEJ（60V，1A，AEC-Q101）。

_______________________

您感兴趣吗？ 点击订阅，我们将每月为您发送最具价值的资讯！

获取技术支持