利用MPS 电源模块开发智能 FPGA 电源解决方案

Marisol Cabrera

Niliana Carrero

每月为您发送最具参考价值的行业文章

我们会保障您的隐私

简介

现场可编程门阵列 (FPGA) 的供电对电源工程师来说是一项挑战，因为其逻辑单元数量不断增加，复杂性也不断提高。而且，这种半导体器件具有高度可配置性，允许设计人员定义时钟和锁相环 (PLL) 频率，并配置其中的逻辑元件。此外，定义 FPGA 的功耗也是其中一项繁杂的工作，因为它取决于固件、FPGA 型号和操作条件等多种因素。大多数 FPGA 供应商提供的功耗数据可能包含了不同条件下的不同功耗目标；这些数据至关重要，因为 FPGA 应用范围非常广泛，包括通信、工业、汽车和医疗设备等领域。

本文重点介绍 Intel Agilex FPGA 的电源设计，我们将阐述 MPS 的全集成 MPM3698 和 MPM3699 电源模块如何做到在最小化解决方案空间的同时，还能满足最具挑战性的规格之一：在超快速功率瞬变期间将输出电压 (V_OUT) 精确度保持在 2% 或 3% 以内。

FPGA 电源挑战

如何高效利用空间是FPGA设计中的一个关键挑战，因为它影响成本、性能以及功耗，是电源工程师和设计人员需要考虑的关键问题。图 1 显示了 FPGA 电源面临的主要挑战。

图1: FPGA电源挑战

FPGA主要有两种类型的电源轨：结合了硬处理器系统 (HPS) 的内核，以及收发器。FPGA内这两种不同的电源域有着不同的设计限制：内核和 HPS 电源轨要求在不同负载和温度下保持稳定的精度，而噪声敏感的收发器则要求其输出低于一定的噪声水平。

下一代 FPGA 更是包含多个内部电源域，它们分为几组，且必须按照特定顺序启动或关闭才能保证正常的工作。图 2 显示了 Intel Agilex 树组的启动和关闭顺序。正确的上电排序有助于防止电压尖峰、过大的电流消耗、时钟不稳定导致的时序违规，以及其他可能导致损坏或故障的电气问题。

图 2：Intel Agilex 树组的启动和关闭序列

另一方面，输出电压纹波 (∆V_OUT) 或与标称电压规格之间的允许偏差也需要重点考量，大多数电源轨都要求 V_OUT 精度在 2% 或 3% 以内。这是FPGA 设计中最具挑战性的要求之一，特别是在工作负载动态变化或者器件不同部分要根据需要激活或停用的应用中。电压纹波过大会导致 FPGA运行出现问题，尤其是在敏感的模拟或混合信号应用中。图 3 显示了负载电流的变化未导致 V_OUT 出现明显偏差（在±3% 目标容限范围内）的情况。

图 3：输出电压纹波和动态功耗容限

电压控制器电路可以将 V_OUT 限制在目标容限范围内。这些电路能调整电压以满足指定水平，预防不必要的波动影响 FPGA 和连接组件的性能和可靠性。为了获得最佳性能，有必要将每个 FPGA 电源轨的电压水平都保持在指定容限范围之内。此外，将 V_OUT 保持在目标容限范围内还可以确保精确的信号处理，并保证与系统中其他器件之间的兼容性。

功耗估算

工作负载变化在FPGA应用中很常见，尤其是在电信、软件定义无线电 (SDR)、图像处理和边缘计算等领域。在这些应用中，FPGA 必须适应不断变化的数据和处理需求。

一个优秀的 FPGA 器件应支持动态重新配置，允许在运行过程中调整器件功能，以提供针对不同任务的多种模式。深入了解工作负载的变化，可以简化估算和测量功耗的复杂任务。功耗估算可能是一个需要随着设计发展而不断改进的迭代过程。详尽分析通常需要对设计功能、资源利用率和运行特性有一定的了解，包括了解 FPGA 器件可能从其电源中汲取并通过内部电路分配的电流量。这些电流通过利用高速 I/O 接口、驱动外部负载，或处理数据密集型工作负载，可以激活大量的逻辑元件。

但这些因素都可能导致功耗的增加。因此，在设计电路板时必须为每个电源轨定义适当的电流，以确保 FPGA 安全可靠地运行。这其中涉及了选择适当的稳压器、电源和配电网络来处理电流需求。

大多数 FPGA 供应商都会提供工具来估算最坏情况下的耗电器件利用率，帮助FPGA 设计人员预测合理精度下的设计功耗。这些工具还可以指导设计人员做出热管理决策，以确保 FPGA 运行稳定，不会出现电压波动、过热或潜在损坏，同时还满足性能和功率要求。总之，了解静态功耗（即器件启动时的漏电流）和工作频率导致的动态功耗非常重要。

采用 MPS 电源模块的 Agilex 电源树

电源树用图形方式表达了电源管理的架构。在本架构中，电源传输的输入电压(V_IN) （通常在 4V 和 16V 之间）被转换为FPGA所需的电压，并确保器件的每个部分都接收到所需的电压和电流。图 4 显示了采用完整 MPS 解决方案的 Intel Agilex FPGA 电源树。其中轨 1 采用了 MPM3698 和 MPM3699 模块，可处理高达 200A 的电流。该轨需要0.8V 标称 V_OUT ，最大容限为 ±3%（DC + AC）。

图 4：Intel Agilex 电源树

MPS 全集成电源模块将控制器、功率级、电感和大多数无源元件整合到一个封装中。这种布局经过优化，可减少电路寄生电感和电容，改善与 PCB连接之间的散热效率，并提高整体系统效率。

此外，MPS 电源模块还提供各种故障保护功能，例如过压保护 (OVP)、欠压保护 (UVP)、过温关断保护，以及多种节能技术，包括自适应电压调节 (AVP)、自动切相和电压识别 (VID) 代码功能等。MPS 提供的 Virtual Bench Pro 4.0 软件也全面支持 MPM3698 的所有功能，该软件可帮助用户根据不同的系统要求配置器件。

电源模块通过将各种组件（包括稳压器、电感和电容）整合到单个模块中来简化电源的设计。这种集成型设计最大限度地减少了分立元件的数量并加快了整体设计流程，同时还简化了 PCB 上输入和输出电容的选择并提高了电源设计的整体效率。设计人员只需在 PCB 上配置输入和输出电容，即可完成整个电源模块的设计。他们能够在短时间内充分利用数字控制和排序优势开发出新的应用。

此外，电源模块采用标准封装，具有通用引脚排列，因此易于集成到电路中；而且紧凑的设计使其成为空间受限应用的理想选择。电源模块常用于各种应用，包括 FPGA、微控制器和其他电子设备的电源。图 5 显示了一个采用高精度无源元件的电源模块布局示例。

图 5：全集成电源模块布局

快速功率瞬变的电源设计

FPGA的灵活性和可配置性要求其电源与之相匹配，以满足这些设备的动态功率要求。在 FPGA 配置和模式频繁变化的应用中，电源的适应性非常重要。

MPM3698 和 MPM3699 是MPS提供的全集成电源模块，它们结合两种主要通信协议PMBus 和 AVSBus提供了尖端的FPGA电源解决方案。PMBus 协议允许实时监控电源参数，例如电压、电流和温度。它支持数字控制环路配置以满足 FPGA 严格的电压调节要求，并能在剧烈负载阶跃期间调整反馈环路。PMBus 还支持英特尔智能电压识别 (SmartVID)技术。这种电源优化技术利用PMBus 的自适应电压调节来补偿过程的变化，节省了功耗，优化了能效和性能。图 6 显示了 VCC 轨上的SmartVID 控制器常见配置。

图 6：利用PMBus 支持英特尔 SmartVID

本用例采用英特尔 FPGA 功耗和热计算器来估算英特尔 Agilex 内核电压 (V_CC) 和外设电压 (V_CCP)的功耗。阶跃负载的计算如下：80%的内核利用率， 80%的数字信号处理器 (DSP) 利用率，30%的M20K 内存块利用率，切换率假设为 15%。

表 1 显示了估计条件下的初始阶跃负载和斜率。

表1: V_CC 和 V_CCP 内核阶跃负载规范

	dl (A) - 阶跃电流	dl/dt (A/μs) - 斜率
V_CC V_CCP 内核	32.5	325

此外，英特尔参考设计中的 EVINAG-001-A FPGA 评估板（见图 7）也可用于评估 MPS 电源模块的性能，并检查是否符合表 1 中的规格。

图 7：用于英特尔 Agilex 的 EVINAG-001-A FPGA 评估板

通过表 1 中给出的规格， V_CC/V_CCP 内核轨的负载瞬态响应和纹波测量如图8所示。所需总输出电容为 32 个47μF 多层陶瓷电容(MLCC) 和 4 个330μF 聚合物电容 (POSCAP)。

图 8： EVINAG-001-A FPGA 评估板上测得的 MPM3698 和 MPM3699 负载瞬变 (V_CC/V_CCP 内核轨的 ∆I_OUT = 32.5A, 斜率 = 325A/μs, V_IN = 12V, V_OUT = 0.8V, and f_SW = 500kHz)

如图 8 所示，负载瞬变期间的峰峰值 V_OUT 为 228.1mV，重载电流（右侧波形）下的输出纹波测量值为 12.264mV，在 ±3% 的最大 V_OUT 容限（DC + AC）范围之内。请参阅 EVINAG-01-A 测试报告，了解在不同负载阶跃规格下，采用完整 MPS 模块解决方案的 Intel Agilex FPGA 电源树的其他测量值。

输出电容设计指南

为保证可靠且恒定的FPGA运行，在功耗动态变化期间提供稳定的电源至关重要。影响电源稳定的因素很多，优化负载瞬变期间的控制环路行为可确保电源 V_OUT 保持在指定的容限范围内，除此之外，旁路和去耦电容的正确选择对于保持 V_OUT 恒定也起着关键的作用。尤其是在高速、高密度的PCB 设计中，去耦网络的微小改进都可能对 FPGA 的整体性能和信号完整性产生重大影响。去耦电容在整个 PCB 布局中的放置应有策略，以实现电源和接地连接之间的有效过滤和去耦为目标。

此外，每个内核BGA 引脚都需直接连接到高质量陶瓷电容。尽管传统设计指南都建议将去耦电容放置在 PCB 的底部，但有必要了解其中涉及的权衡和考量因素。在空间受限的区域集成额外部件需要分配电容以共享相同的过孔。过孔的寄生元件（例如电感和电阻）会影响去耦网络的有效性，而且在某些情况下共享过孔可能会影响整体性能。图 9 显示了FPGA 设计的推荐电容布局。

图 9：FPGA 设计的推荐电容布局

总结

FPGA技术的发展通常遵循以下趋势：提高密度和性能，同时降低功耗和空间要求。在空间严重受限的 FPGA 应用中，紧凑型电源模块可以提供非常有价值的解决方案，它可以节省空间并最大限度地降低寄生元件影响配电网络 (PDN) 的风险。尽管与分立元件相比，紧凑型电源模块单位成本可能略高，但最终却可以通过减少元件数量、装配时间并降低设计出错风险来节省成本，这对于快速原型设计和生产效率尤其有利。

本文介绍了一种采用 MPM3698 和 MPM3699 实现的 FPGA 电源模块解决方案，该方案可简化布局并优化无源元件，缩小封装环路而提高 EMI 性能。该方案提供稳定且可承受的 V_OUT 容限，并能在超快速功率瞬变期间为 FPGA 提供干净的电源。即刻查阅 MPS 的全系列降压电源模块，为您的智能 FPGA 电源解决方案匹配最佳选择。